イノベーション推進機構 産学連携・URA領域

九州工業大学の研究者 -私たちはこんな研究をしています-

工学研究院

准教授

山脇  彰

やまわき あきら

所属
工学研究院
電気電子工学研究系
プロフィール
1974
生まれ
2006
博士(工学)
九州工業大学大学院
1999
九州工業大学大学院
大学院工学研究科博士
前期課程電気工学
専攻修了

ハードウェアとソフトウェアがあって初めて電子機器は動きます。ただ、ソフトウェアを変更(プログラミング)すれば,電子機器は様々に機能を変えながら、要望に沿った動作をします。プログラミングはOSなどの基盤ソフトから、エクセルのマクロ、webページの作成など、スペシャリストから一般の人までが行うまでになっています。きらびやかなソフトに対し、ハードは忘れ去られた存在になりつつあります。ただ、ものづくりの観点からは、電子機器の根幹をなすハードウェアは非常に重要です。そこで、ハードウェアにもソフトウェアと同じような柔軟性、つまり、目的に応じてぐにゃぐにゃと姿を変える能力を持たせ、誰もがハードウェア設計者になるような環境を構築したいと思い、本研究テーマに取り組みました。

より詳しい研究者情報へ

誰でもデジアナ設計者

● 研究テーマ

  • ❖デジタル/アナログ混載再構成可能プロセッサに関する研究

● 分野

デジタルシステム、コンピュータアーキテクチャ、再構成可能ハードウェア

● キーワード

デジタル回路設計、組み込みシステム、システム LSI、 FPGA

● 実施中の研究概要

デジタル家電など近年の電子産業の製品のほとんどに、システムオンチップ(SoC)と呼ばれるマイクロプロセッサを主体とするチップが組み込まれています。装置の小型化、低消費電力化、そして高性能化には欠かせない要素になっています。
SoCの開発の効率化の面では、デジタル回路においては再プログラミング(再構成)可能なチップが開発され、注目されていますが、アナログ回路においては、多くの制約があり真の実用化には至っていません。組み込み機器向けのSoCは、外界とのインターフェイスであるアナログ回路は不可欠であることから、デジタルとアナログの両方とも再構成可能なことが必要です。
そこで、デジタルおよびアナログの回路を様々な応用へ、柔軟に再構成できるSoCアーキテクチャを提案し、同時にC言語をベースとしたプログラミング環境の確立を目指して、基礎研究と開発に取り組んでいます(8項の図参照)。提案しているSoCアーキテクチャは、新たに再構成可能なデジタル部とアナログ部を混載し、さらに全体の動作と再構成を制御する、MSRP(注1)という組込みプロセッサがワンチップ化されたものです。設計者はC言語ベースでMSRPの動作を書くことができるので、迅速なSoCの再構成が可能な他、同一のMSRPを広い応用分野で流用することができ、全体としての高性能化と省電力化も達成できます。

● 今後進めたい研究

①MSRPの実チップの開発
②Cプログラムからデジタル回路、アナログ回路を自動的に生成するコンパイラの開発

● 特徴ある実験機器、設備

大規模LSIのCADツール (所属研究室で所有)
大規模FPGAを搭載した設計評価基板 (所属研究室で所有)

● 過去の共同研究、受託研究、産業界への技術移転などの実績

▶32ビットプロセッサの設計データの公開
▶プロセッサ教育用教材の公開

● 研究室ホームページ

(図) 提案SoCアーキテクチャ とその開発環境イメージ